Universidad del Istmo

Arquitectura de Computadoras y Microcontroladores




**PARCIAL 3**

PARTE 2

Autor:

Fátima Ramazzini

Catedrático:

Ing. Victor Vargas

Guatemala 26 de octubre de 2026


# Parte 1: Diseño Lógico (HDL) y Arquitectura de la ALU+

En esta fase se utilizó SystemVerilog para "levantar" el hardware de la ALU+, cumpliendo con los requerimientos de la evaluación.

## Simulación Funcional (Testbench)

Se ejecutó una simulación síncrona RTL utilizando Synopsys VCS y Verdi. Durante la simulación, se demostró el éxito de la ALU+ y la correcta activación de las etiquetas de estado a través de la herramienta gráfica.

En la arquitectura diseñada, el bus de salida de banderas (`flags_out[3:0]`) se compone de 4 bits concatenados en el siguiente orden estricto: `{N, Z, C, V}`. A continuación, se muestra el comportamiento aritmético validado en Verdi.




*Formas de onda extraídas de Synopsys Verdi, confirmando el comportamiento de las operaciones y la activación de las banderas NZCV*

# Parte 2: Diseño Físico (Implementación y Timing)

Se ejecutó el flujo completo de diseño digital utilizando las herramientas profesionales de Synopsys. Se sintetizó el diseño lógico a compuertas físicas con **Design Compiler**, y posteriormente se realizó la colocación y ruteo (Place & Route) en silicio utilizando **IC Compiler II (ICC2)**, empleando la biblioteca de celdas estándar M31 de 150nm (M31LLSC750GL150MS). Se estableció una restricción de reloj (SDC) con un período de 10.00 ns (100 MHz).

## Inciso 7.1: Resultados de Síntesis Lógica (Design Compiler)

En esta etapa, el código SystemVerilog se tradujo a celdas primitivas de la biblioteca tecnológica (150nm) sin asignarles aún una posición física definitiva en el chip.

| **Pregunta de Discusión** | **Respuesta Técnica Extraída de Reportes (Design Compiler)** |
|---|---|
| **1. Área total y celdas** | El diseño sintetizado ocupa un área de celda de 22,077.62 µm². Está compuesto por un total de 1,088 celdas lógicas (Leaf Cell Count), de las cuales 932 son celdas combinacionales y 156 son celdas secuenciales (flip-flops). |
| **2. Reloj y Frecuencia** | El período del reloj configurado en las restricciones (SDC) es de 10.00 ns, lo que representa una frecuencia operativa objetivo de 100 MHz. |
| **3. Timing (WNS y TNS)** | En esta etapa lógica inicial, el diseño **no cumple** con el timing. El WNS (Worst Negative Slack) reporta una violación de -4.77 ns, y el TNS (Total Negative Slack) acumula -235.37 ns distribuidos en 69 caminos infractores (Violating Paths). |
| **4. Critical Path** | Pertenece al grupo de reloj clk. El camino crítico inicia (Startpoint) en el flip-flop del registro de entrada R_423 (gatillado por flanco de subida) y finaliza (Endpoint) en el flip-flop intermedio mult_x_2/R_303 perteneciente al bloque del multiplicador. |
| **5. Celdas de mayor retraso** | El mayor retraso ocurre en el bloque del Multiplicador (mult_x_2). Las celdas lógicas que atraviesan los operandos antes de llegar al flip-flop de destino consumen hasta 13.30 ns (Data Arrival Time), superando ampliamente los 8.53 ns requeridos. |
| **6. Optimizaciones** | Para solucionar las violaciones de *Setup* provocadas por el multiplicador, se utilizó la técnica de *Retiming* (compile_ultra -retime). Design Compiler equilibró el camino moviendo registros secuenciales a través de la lógica combinacional, |


| | |
|---|---|
| | buscando distribuir los retardos lógicos en múltiples ciclos de reloj de manera óptima. |

# Inciso 7.2: Implementación Física (Place & Route con IC Compiler II)


Esta etapa abarca el Floorplan, ubicación física de las 1,088 celdas (Placement), síntesis del árbol de reloj (CTS) y enrutamiento metálico de los cables (Routing) utilizando 5 capas de interconexión (METAL1 a METAL5).

| **Pregunta de Discusión** | **Respuesta Técnica Extraída de Reportes (IC Compiler II)** |
|---|---|
| **1. Cambio en el WNS** | Después del enrutamiento optimizado (route_opt), el WNS mejoró moderadamente respecto a la síntesis inicial, pasando de -4.77 ns a -4.51 ns para el grupo de reloj principal. Sin embargo, en el grupo de rutas de entrada-a-registro (in2reg_default), el slack es positivo (+1.46 ns). |
| **2. Timing General** | El TNS (Total Negative Slack) se redujo de -235.37 ns (en DC) a -180.10 ns (en ICC2), disminuyendo también el número de rutas infractoras de 69 a 58. El esfuerzo del enrutador logró mitigar parcialmente las demoras introducidas por el multiplicador al acortar cables. |
| **3. Variación de Área** | Sorprendentemente, el área de las celdas se mantuvo constante en 22,077.62 μm² y el número total de celdas no varió (1,088). Esto indica que ICC2 priorizó el reposicionamiento y acortamiento de interconexiones en lugar de insertar celdas tampones adicionales agresivamente. La longitud total de cableado (*Net Length*) ruteado fue de 34,394.29 μm. |

| | |
|---|---|
| **4. Violaciones** | Aunque persisten violaciones de tiempo (*Setup*), el diseño es **físicamente legal**. El reporte de DRC muestra 0 violaciones de transiciones máximas (Max Trans) y capacitancia máxima (Max Cap), y no existen cortocircuitos ni violaciones de reglas de diseño (DRC = 0). Además, las banderas de Hold reportan un slack positivo de +0.81 ns, por lo que no existen problemas de retención de datos en cascada. |
| **5. Floorplan y Legalidad** | La verificación de las interconexiones en las 5 capas de metal demuestra que el enrutamiento fue un éxito legal. El 100% de las celdas estándar encontraron una posición válida sin superposiciones. |




*Base de datos física generada en IC Compiler II (.gds / .ndm). Se observa la huella física (Floorplan) con la disposición de las 1,088 celdas estándar de 150nm y sus densas redes de interconexión metálica tras ejecutar el ruteo automático.*




*Acercamiento al ruteo físico en IC Compiler II. Se aprecian las pistas de interconexión metálica uniendo los pines de los flip-flops y las compuertas lógicas combinacionales.*


# Conclusiones

- **Verificación Funcional Consistente:** Las simulaciones pre-síntesis y *Gate-Level Simulation (GLS)* post-route validaron exitosamente que la ALU+ ejecuta todas sus operaciones (lógicas, aritméticas y multiplicación) de manera precisa, gestionando correctamente la activación de las banderas de estado (Negativo, Cero, Acarreo y Desbordamiento) según el estándar NZCV.

- **Cuello de Botella en la Temporización:** A través del análisis de tiempo (*Setup*) extraído de Design Compiler e ICC2, se identificó que la instanciación de un multiplicador de hardware combinacional genera el camino crítico absoluto del sistema. Este componente consumió hasta 13.30 ns del retraso lógico, provocando violaciones de *Slack* negativo (WNS de -4.51 ns) y dificultando el cierre de tiempos a la frecuencia objetivo de 100 MHz (período de 10 ns) bajo la tecnología de 150nm.

- **Éxito en el Ruteo y Legalidad Física:** A pesar de los retos de temporización, la herramienta IC Compiler II demostró una alta eficiencia al resolver el diseño físico. Se logró la ubicación legal y el enrutamiento de 1,088 celdas en un área total de 22,077.62 µm², consumiendo 34,394.29 µm de pistas metálicas sin presentar violaciones de reglas de diseño (DRC = 0, Max Trans = 0, Max Cap = 0) ni problemas de retención de datos (*Hold violations*).

# Anexos




*Evidencia de ejecución del flujo de diseño backend directamente desde el servidor remoto de la universidad mediante consola.*